ACPI 中文文档ACPI 中文文档
首页
第 1 章
第 2 章
第 3 章
第 4 章
第 5 章
第 6 章
第 7 章
第 8 章
第 9 章
第 10 章
第 11 章
第 12 章
第 13 章
第 14 章
第 15 章
第 16 章
第 17 章
第 18 章
第 19 章
第 20 章
第 21 章
附录 A
首页
第 1 章
第 2 章
第 3 章
第 4 章
第 5 章
第 6 章
第 7 章
第 8 章
第 9 章
第 10 章
第 11 章
第 12 章
第 13 章
第 14 章
第 15 章
第 16 章
第 17 章
第 18 章
第 19 章
第 20 章
第 21 章
附录 A
  • 第 8 章

    • 总览
    • 8.1. 处理器电源状态
    • 8.2. 刷新缓存
    • 8.3. 电源、性能和节流状态依赖关系
    • 8.4. 声明处理器
      • 8.4.1. _PDC(处理器驱动程序能力)
      • 8.4.2. 处理器电源状态控制
      • 8.4.3. 处理器层次结构
      • 8.4.4. 更低功耗空闲状态
        • 8.4.4.1. 分层空闲状态
        • 8.4.4.2. 空闲状态协调
        • 8.4.4.3. _LPI(低功耗空闲状态)
        • 8.4.4.4. _RDI(空闲的资源依赖)
        • 8.4.4.5. 兼容性
      • 8.4.5. 处理器节流控制
      • 8.4.6. 处理器性能控制
      • 8.4.7. 协作式处理器性能控制
        • 8.4.7.1. _CPC(连续性能控制)
          • 8.4.7.1.1. 性能能力/阈值
          • 8.4.7.1.2. 性能控制
          • 8.4.7.1.3. 性能反馈
          • 8.4.7.1.4. CPPC 启用寄存器
          • 8.4.7.1.5. 自主选择启用寄存器
          • 8.4.7.1.6. 自主活动窗口寄存器
          • 8.4.7.1.7. 能量性能偏好寄存器
          • 8.4.7.1.8. OSPM 控制策略
          • 8.4.7.1.9. 使用 PCC 寄存器
          • 8.4.7.1.10. 与其他由 ACPI 定义的对象和通知的关系
          • 8.4.7.1.11. _CPC 实现示例
      • 8.4.8. _PPE(平台错误轮询)
    • 8.5. 处理器聚合器设备

8.4.7.1.1. 性能能力/阈值

基于性能的控制作用于处理器性能级别的连续范围,而不是离散的处理器状态。因此,平台能力和 OSPM 请求以性能阈值的形式指定。平台性能阈值概述了平台的静态性能阈值以及动态保证性能阈值。

../_images/Processor_Configuration_and_Control-11.png

图 8.10 平台性能阈值

注

并非所有性能级别都必须唯一。例如,平台的标称性能级别也可能是其最高性能级别。*

8.4.7.1.1.1. 最高性能

Register or DWORD Attribute:  Read
Size:                         8-32 bits

最高性能是在理想条件下单个处理器可能达到的绝对最大性能。该性能级别可能无法长时间持续,并且可能只有在其他平台组件处于特定状态时才能实现;例如,它可能要求其他处理器处于空闲状态。

发送到处理器设备对象的类型为 0x85 的 Notify 事件会导致 OSPM 重新评估最高性能寄存器,但仅当其编码为缓冲区时如此。注意:OSPM 不会因该通知而重新评估 _CPC 对象。

8.4.7.1.1.2. 标称性能

Register or DWORD Attribute:  Read
Size:                         8-32 bits

标称性能是在理想运行条件下处理器可持续的最大性能级别。在不存在外部约束(功耗、热等)的情况下,这是平台预期能够持续维持的性能级别。预期所有处理器都能够同时维持其标称性能状态。

8.4.7.1.1.3. 参考性能

Optional Register or DWORD Attribute:  Read
Size:                                  8-32 bits

如果平台支持,参考性能是参考性能计数器递增的速率。如果未实现(或为零),则参考性能计数器以对应于标称性能级别的速率递增。

8.4.7.1.1.4. 最低非线性性能

Register or DWORD Attribute:  Read
Size:                         8-32 bits

最低非线性性能是实现非线性节能效果的最低性能级别,例如由于电压和频率缩放的综合作用。在此阈值之上,较低的性能级别通常应比较高的性能级别更节能。用传统术语来说,这表示性能级别的 P 状态范围。

该寄存器实际上向 OSPM 传达了最高效的性能级别。

8.4.7.1.1.5. 最低性能

Register or DWORD Attribute:  Read
Size:                         8-32 bits

最低性能是平台的绝对最低性能级别。选择低于最低非线性性能级别的性能级别实际上可能会导致效率惩罚,但应当降低处理器的瞬时功耗。用传统术语来说,这表示性能级别的 T-state 范围。

8.4.7.1.1.6. 保证性能寄存器

Optional Attribute:  Read
Size:                8-32 bits

保证性能寄存器向 OSPM 传达一个保证性能级别,它是处理器当前可持续的最大性能级别,并考虑了所有已知的外部约束(功率预算、热约束、AC 与 DC 电源,等等)。预期所有处理器都能够同时维持其保证性能级别。保证性能级别必须落在 [最低性能, 标称性能] 范围内(包含端点)。

如果未实现该寄存器,OSPM 假定保证性能始终等于标称性能。

向处理器设备对象发出的类型为 0x83 的 Notify 事件将导致 OSPM 重新评估保证性能寄存器。保证性能的变化不应频繁到每秒超过一次。如果平台无法在持续一段时间内(一秒以上)保证某个性能级别,则应保证较低的性能级别,并在 OSPM 请求且当前运行条件允许时,择机进入较高的性能级别。

8.4.7.1.1.7. 最低频率和标称频率

Optional Register or DWORD Attribute:  Read
Size:                                  32 bits

如果平台支持,最低频率和标称频率值分别传达平台的最低和标称 CPU 频率,单位为兆赫兹(MHz)。它们应大致对应于 CPPC 抽象性能标度上的最低性能和标称性能,但不保证精确对应。更多细节请参见最低性能和标称性能。

这些值不应用于基于 CPPC 抽象性能标度的功能性决策或平台通信。它们仅旨在使 CPPC 平台与将性能报告为 CPU 频率的 OS 向后兼容。OS 应使用最低频率/性能和标称频率/性能作为锚点,创建 CPPC 抽象性能到 CPU 频率的线性映射,在最低与标称之间进行插值,并从标称到最高进行外推。请注意,不保证该映射是准确的,因为 CPPC 抽象性能不要求纯粹基于 CPU 频率,但如果 OS 必须将性能报告为 CPU 频率,那么这总比没有数据要好。当平台必须与需要报告 CPU 频率的 OS 一起工作,且没有其他机制来发现此信息时,平台应提供这些值。

Next
8.4.7.1.2. 性能控制