5.2.12. 多个APIC描述表（MADT）

ACPI中断模型以统一的中断模型实现方式描述了整个系统的所有中断。支持的中断型号包括PC-AT兼容双 8259 中断控制器（适用于基于英特尔处理器的系统）、英特尔高级可编程中断控制器（APIC）和英特尔精简高级可编程中断控制器（SAPIC），以及适用于ARM处理器系统的通用中断控制器（GIC）。支持的中断模型的选择取决于平台设计者。中断模型不能由系统固件动态改变； OSPM 将选择要使用的型号并在安装时安装对该型号的支持。如果一个平台支持多个型号，OS将仅安装对其中一种型号的支持；它不会混合模型。多重引导功能是许多现代操作系统的一项功能。这意味着一个系统可能同时安装多个操作系统或OS的多个实例。平台设计者必须考虑到这一点。

本节介绍多个APIC描述表（MADT）的格式，该表为OSPM提供在具有APIC、SAPIC或GIC实现的系统上操作所需的信息。

ACPI 将所有中断表示为“平坦”值，称为全局系统中断。因此，要在启用ACPI的系统上支持 APIC、SAPIC 或 GIC，每个使用的中断输入必须映射到ACPI使用的全局系统中断值。更多详细信息，请参见第 5.2.13 节。

需要额外的支持来处理实现可能支持的各种多处理器功能（例如，识别每个处理器的本地中断控制器ID）。

MADT中的所有地址都是与处理器相关的物理地址。

从 ACPI 规范 6.3 开始，不推荐使用 Processor() 对象。只有遗​​留系统才应该继续这种用法。仅在 Itanium 体系结构上，为 Processor() 提供了一个 _UID，它是一个字符串对象。 _UID 的这种用法也已被弃用，因为它可能会阻止OSPM将处理器与不可枚举设备（例如MADT中定义的设备）进行匹配。从 ACPI 规范 6.3 开始，除 Itanium 之外的所有体系结构的所有处理器对象现在都必须使用 _HID 为 ACPI0007 的 Device() 对象，并且仅使用整数 _UID 值。

紧接着MADT中的标志值之后是声明机器中断功能的中断控制器结构列表。每个结构的第一个字节声明该结构的类型，第二个字节声明该结构的长度。

笔记

(a) 当 _MAT（参见第 6.2.10 节）出现在处理器设备对象下（参见第 8.4 节）时，OSPM 处理 _MAT 返回的中断控制器结构，其类型标记为“yes”并忽略其他类型。

(b) 当 _MAT 出现在 I/O APIC 设备下时，OSPM 处理 _MAT 返回的类型标记为“yes”的中断控制器结构并忽略其他类型。

5.2.12.1. MADT 处理器本地 APIC / SAPIC 结构条目顺序

OSPM实施可能会限制多处理器平台上支持的处理器数量。 OSPM 在启动处理器上执行以初始化平台（包括其他处理器）。为了确保启动处理器在初始化后受支持，应遵循两个准则。第一个是OSPM应该按照MADT中出现的顺序初始化处理器。第二个是平台固件应将启动处理器列为MADT中的第一个处理器条目。

多线程处理器的出现产生了在公共处理器硬件上执行的多个逻辑处理器。 ACPI 以与物理处理器相同的方式定义逻辑处理器。为了确保非多线程感知OSPM实现在包含多线程处理器的平台上实现最佳性能，应遵循两个准则。第一个与上面相同，即OSPM应按照MADT中出现的顺序初始化处理器。其次，平台固件应在列出任何第二个逻辑处理器之前，在MADT中列出每个单独的多线程处理器的第一个逻辑处理器。这种方法应该用于所有连续的逻辑处理器。

如果OSPM实施和平台固件未能遵守这些准则，可能会导致不可预测的和非最佳的平台操作。

5.2.12.2. 处理器本地APIC结构

当使用APIC中断模型时，系统中的每个处理器都需要在MADT中拥有一个处理器本地APIC记录，并在DSDT中拥有一个处理器设备对象。如果处理器信息在OS启动的生命周期内发生变化，OSPM预计不会更新此表中提供的信息。在睡眠状态下，不允许添加、删除处理器，也不能更改其APIC、ID或“标志”。当处理器不存在时，不会报告处理器本地APIC信息或将其标记为禁用。

5.2.12.3. I/OAPIC 结构

在APIC实现中，有一个或多个 I/O APIC。每个I/OAPIC都有一系列中断输入，称为INTIn，其中n的值从0到I/OAPIC上最后一个中断输入的编号。 I/OAPIC结构声明哪些全局系统中断与 I/OAPIC中断输入唯一关联。系统中的每个 I/OAPIC都有一个 I/OAPIC结构。有关全局系统中断的更多信息，请参见第 5.2.13 节

5.2.12.4. 支持APIC 和双 8259 的平台

同时支持APIC和双 8259 中断模型的系统必须将全局系统中断 0-15 映射到 8259 IRQ 0-15，除非提供中断源覆盖（请参见下面的第 5.2.12.5 节）。这意味着 I/OAPIC中断输入 0-15 必须映射到全局系统中断 0-15，并且具有与 8259 IRQ 0-15 相同的源，除非使用覆盖。这使得平台能够支持使用 APIC 模型的 OSPM 实现以及使用 8259 模型的 OSPM 实现（OSPM 将仅使用一种模型；不会混合模型）。

当OSPM支持8259型号时，它将假设所有报告全局系统中断0-15的中断描述符对应于8259 IRQ。在 8259 模型中，所有大于 15 的全局系统中断都会被忽略。如果OSPM实现APIC支持，它将启用APIC，如APIC规范所述，并将使用所有报告的属于 I/OAPIC结构定义的中断输入限制的全局系统中断。有关硬件资源配置的更多信息，请参阅第 6 节

5.2.12.5. 中断源覆盖结构

中断源覆盖对于描述IA-PC标准双 8259 中断定义和平台实现之间的差异是必要的。

假设ISA中断将被标识映射到第一个 I/OAPIC源。然而，大多数现有的APIC设计至少包含这一假设的一个例外。提供中断源覆盖结构是为了描述这些异常。没有必要为每个ISA中断提供中断源覆盖。仅需要描述那些未身份映射到APIC中断输入的输入。

• 该规范仅支持覆盖ISA中断源。

例如，如果您的机器具有连接到 ISA IRQ 0 的 ISA 可编程中断定时器 (PIT)，但在 APIC 模式下，它连接到 I/O APIC 中断输入 2，那么您需要一个源条目为“0”的中断源覆盖全局系统中断为“2”。

表 5.26 中列出的MPS、INTI标志与MPS版本 1.4 规范表 4-10 中使用的标志相同。极性标志是PO位，触发模式标志是EL位。

当标识映射中断输入具有非标准极性时，中断源覆盖也是必要的。

• 如果IRQ未进行身份映射，则必须将IRQ的中断源覆盖条目映射到SCI中断。此条目将覆盖 FADT 中 SCI_INT 中的值。例如，如果在 PIC 模式下 SCI 连接到 IRQ 9，并且 IRQ 9 在 APIC 模式下连接到 INTIN11，则 FADT 中的 SCI_INT 中应该有 9，并且有一个中断源覆盖条目映射IRQ 9 至 INTIN11。

5.2.12.6. 不可屏蔽中断 (NMI) 源结构

该结构允许平台设计人员指定应将哪些 I/O (S)APIC中断输入启用为不可屏蔽。任何不可屏蔽的源都无法供设备使用。

5.2.12.7. 本地APIC NMI 结构

此结构描述了本地APIC中断输入 (LINTn)，NMI连接到系统中存在此类连接的每个处理器。 OSPM需要此信息来启用相应的本地APIC条目。

每个本地APIC NMI 连接需要单独的本地APIC NMI 结构。例如，如果平台有 4 个处理器，ID为 0-3，并且NMI连接到处理器 3 和 2 的LINT1，则MADT中将需要两个本地APIC和NMI条目。

5.2.12.8. 本地APIC地址覆盖结构

此可选结构通过在MADT表头（定义为 32 位字段）中提供本地APIC物理地址的覆盖来支持 64 位系统。

如果已定义，OSPM必须使用此结构中为所有本地 APIC（和本地 SAPIC）指定的地址，而不是MADT表头中包含的地址。只能定义一个本地APIC地址覆盖结构。

5.2.12.9. I/OSAPIC 结构

I/OSAPIC结构与 I/OAPIC结构非常相似。如果对于特定APIC、ID同时存在 I/OAPIC和 I/OSAPIC结构，则必须使用 I/OSAPIC结构中的信息。

I/O SAPIC 结构使用 I/O APIC 表中定义的 I/O APIC ID 字段。 Global System Interrupt Base 字段保持不变，但已移动。 I/OAPIC 地址字段已被删除。添加了新的地址和保留字段。

如果已定义，OSPM必须使用 I/OSAPIC结构中包含的信息，而不是 I/OAPIC结构中的信息。

如果MADT中同时存在 I/OAPIC和 I/OSAPIC结构，则OEM/平台固件编写器必须防止“混合”I/OAPIC和 I/OSAPIC地址。这是通过确保 I/OSAPIC结构至少与 I/OAPIC结构一样多，并且每个 I/OAPIC结构都有一个相应的 I/OSAPIC结构（相同的APIC和ID）来完成的。

5.2.12.10. 本地SAPIC结构

处理器本地SAPIC结构与处理器本地APIC结构非常相似。当使用SAPIC中断模型时，系统中的每个处理器都需要在MADT中拥有一个处理器本地SAPIC记录，并在DSDT中拥有一个处理器设备对象。如果处理器信息在OS启动的生命周期内发生变化，OSPM预计不会更新此表中提供的信息。在休眠状态下，不允许添加、删除处理器，也不能更改其SAPIC、ID或“Flags”。当处理器不存在时，不会报告处理器本地SAPIC信息或将其标记为禁用。

5.2.12.11. 平台中断源结构

平台中断源结构用于传达哪些 I/OSAPIC中断输入连接到平台中断源。

平台管理中断 (PMI) 用于调用平台固件来处理各种事件（类似于IA-32中的SMI）。 Intel® ItaniumTM 架构允许 I/OSAPIC在PMI类型的中断消息中发送向量值。该值在平台中断源结构的 I/OSAPIC向量字段中指定。

INIT消息导致处理器软重置。

如果平台可以在纠正平台错误（例如单位错误纠正）后生成中断，则用于发出此类纠正错误信号的中断输入线由下表中的全局系统中断字段指定。某些系统可能会将纠正的平台错误信息的检索限制为特定处理器。在这种情况下，固件指示可以通过以下结构中的处理器ID和EID字段检索更正的平台错误信息的处理器。需要OSPM来使用ACPI系统固件指定的处理器ID、EID值对 I/OSAPIC重定向表条目进行编程。在可以在任何处理器上检索更正的平台错误信息的平台上，固件通过在下面结构的平台中断源标志字段中设置CPEI处理器覆盖标志来指示此功能。如果设置了CPEI处理器覆盖标志，则OSPM使用下面结构的“处理器”ID和EID字段指定的处理器仅作为目标处理器提示，并且可以在系统中的任何处理器上执行错误检索。但是，固件需要在处理器ID、EID字段中指定有效值，以确保向后兼容性。

如果清除CPEI处理器覆盖标志，OSPM可能会拒绝针对已纠正平台错误中断的处理器的弹出请求。如果设置了CPEI处理器覆盖标志，则OSPM可以在弹出目标处理器时将更正的平台错误中断重新定向到不同的处理器。

请注意，_MAT 对象可以返回包含平台中断源结构条目的缓冲区。如果平台中断源标志的值相同，则允许此类条目引用已通过静态MADT表提供的平台中断源结构指定的全局系统中断。

有关处理更正的平台错误中断的详细信息，请参阅 Itanium™ 处理器系列系统抽象层 (SAL) 规范。

5.2.12.12. 处理器本地 x2APIC 结构

处理器X2APIC结构与处理器本地APIC结构非常相似。使用X2APIC中断模型时，逻辑处理器需要在DSDT中具有处理器设备对象，并且必须使用处理器本地X2APIC结构将处理器的APIC信息传送到OSPM。

• [兼容性说明] 在某些旧版操作系统上，APIC ID 值小于 255 的逻辑处理器（无论是在 XAPIC 还是 X2APIC 模式下）必须使用处理器本地 APIC 结构将其 APIC 信息传送至 OSPM，并且这些处理器必须使用 Processor() 关键字在DSDT 中声明。 APIC ID 值等于或大于 255 的逻辑处理器必须使用 Processor Local x2APIC 结构并使用 Device() 关键字进行声明。

如果处理器信息在OS启动的生命周期内发生变化，OSPM预计不会更新此表中提供的信息。在睡眠状态下，不得添加或删除逻辑处理器，也不得更改其X2APIC、ID或 x2APIC 标志。当逻辑处理器不存在时，不会报告处理器本地X2APIC信息或将其标记为禁用。

x2APIC 结构的格式在第 5.2.12.12 节中列出。

5.2.12.13. 本地 x2APICNMI 结构

Local APIC NMI 和 Local x2APIC NMI 结构描述了系统中存在此类连接的每个逻辑处理器的 NMI 连接到的中断输入 (LINTn)。每个与处理器的NMI连接都需要一个单独的NMI结构。 OSPM需要此信息来启用相应的APIC条目。

NMI 与具有本地 x2APIC ID 255 及更高版本的逻辑处理器的连接需要 X2APIC NMI 结构。 NMI 与 x2APIC ID 小于 255 的逻辑处理器的连接需要本地 APIC NMI 结构。例如，如果平台包含 x2APIC ID 为 0-3 和 256-259 的 8 个逻辑处理器，并且为处理器 3、2、256 和 257 连接了 NMI LINT1，则两个本地 APIC NMI 条目和两个 X2APIC NMI条目必须在MADT 中提供。

如果所有逻辑处理器的 x2APIC ID 小于 255，则 Local APIC NMI 结构用于为所有处理器指定全局 LINTx。如果平台包含 x2APIC ID 为 255 或更大的任何逻辑处理器，则必须使用 Local X2APIC NMI 结构为ALL逻辑处理器指定全局 LINTx。 x2APICNMI结构的格式在第 5.2.12.13 节中列出。

5.2.12.14. GIC CPU 接口 (GICC) 结构

在GIC中断模型中，逻辑处理器需要在DSDT中具有一个处理器设备对象，并且必须使用GICC结构将每个处理器的GIC信息传送到OS信息。

GICC结构的格式如下表所示。

处理器能效等级 | 1 | 76 | 76描述关联处理器的相对功率效率。较低效率等级数字比较较高效率等级数字更高（例如，效率等级 0 应被视为比效率等级 1 更有效）。然而，这个数字的绝对值没有任何意义：2 的效率不一定是 1 的一半。 保留 | 1 | 77 | 77必须为零。 SPE 溢出中断| 2 | 78 | 78统计分析扩展缓冲区溢出GSIV。该中断是电平触发的PPI。如果该处理器不支持SPE，则为零。

5.2.12.15. GIC 分配器 (GICD) 结构

ACPI 将所有有线中断表示为“平坦”值，称为全局系统中断 (GSIV)，如第 5.2.13 节所述。在基于ARM的系统上，通用中断控制器（GIC）管理系统上的中断。每个中断在GIC中通过中断标识符（INTID）进行标识。 ACPI GSIV 与外设中断的 GIC INTID 一一对应，无论是共享 (SPI) 还是私有 (PPI)。 GIC分配器结构将GIC分配器描述为OS。对于基于ARM的系统，MADT中必须存在一个且只有一个GIC分配器结构。

表5.38列出了GICD结构的格式。

5.2.12.16. GIC MSI 框架结构

每个 GICv2mMSI帧由一个 4k 页组成，其中包括寄存器，用于向关联的GIC分配器生成消息信号中断。该帧还包括用于发现可由该帧中的 MSI 发出信号的分配器线路组的寄存器。一个系统可能有多个MSI帧，并且可以为安全和非安全访问定义单独的帧。该结构只能用于描述非安全MSI帧。

GIC、MSI帧结构的格式在第 5.2.12.16 节中列出。

5.2.12.17. GIC 再分配器 (GICR) 结构

GICR结构如表 5.41 所示。此结构通过提供包含GIC再分发器的页面范围的物理基地址，可以发现GIC再分发器基地址。 MADT中可以出现多个GICR结构。 GICR 结构仅应在描述符合 GIC 架构版本 3 或更高版本的 GIC 实现并将所有再分配器置于始终在线电源域中时使用。当出现 GICR 结构时，OSPM 必须忽略GICC结构（见下表）。

5.2.12.18. GIC 中断翻译服务 (ITS) 结构

GICv3/v4 实现中可选择支持GIC、ITS。表 5.42 列出了GIC ITS 结构的格式：

5.2.12.19. 多处理器唤醒结构

平台固件发布了多处理器唤醒结构，让引导处理器通过邮箱唤醒应用处理器。邮箱是固件保留的内存，以便每个处理器可以让OS向它们发送消息。

在系统启动期间，固件将应用程序处理器置于检查邮箱的状态。共享邮箱是固件在ACPINvs内存中分配的4K对齐的4K大小的内存块。当固件将控制权转移到OS加载器时，不允许固件修改邮箱位置。邮箱分为两个 2KB 部分：OS部分和固件部分。

除命令字段外，OS部分只能由OS写入并由固件读取。应用处理器需要清除 Noop(0) 命令，作为收到命令的确认。在清除 WakeupVector 等命令之前，固件必须缓存邮箱中的内容，以便以后可能使用。只有将命令更改为Noop(0)后，OS才能发送下一条命令。固件部分必须被视为对OS来说是只读的，并且只能由固件写入。 OS和FW之间的所有数据通信都必须采用小端格式。

OS部分包含命令、标志、APIC、ID和唤醒地址。当OS从MADT表中检测到处理器编号后，OS可以准备唤醒例程，将唤醒地址字段填充到邮箱中，在APID、ID字段中指示需要唤醒哪个处理器，并发送唤醒命令。一旦应用处理器检测到唤醒命令及其自身的APIC、ID，应用处理器将跳转到OS提供的唤醒地址。如果APICID与自己的不匹配，应用程序处理器将忽略该命令。

对于每个应用处理器，邮箱只能用于唤醒命令一次。当应用程序进程根据命令采取行动后，该邮箱将不再被该应用程序处理器检查。其他处理器可以继续使用该邮箱来执行下一个命令。